In diesem Transkript einer Lehrstunde zerlegt Reiner Pope, CEO von MatX (an dem Patel investiert ist), den Aufbau moderner KI-Chips bis auf die Ebene der Logikgatter. Der rote Faden: Fast die gesamte Chipfläche wird durch Datenbewegung verbraucht, nicht durch Rechenlogik. Pope illustriert das mit Multiplexern, die bei der Registeransteuerung ein Vielfaches der Multiplizierer kosten. »seven-eighths of the cost is in reading and writing the register file«, sagt er. Als Lösung präsentiert er systolische Arrays, die Gewichte lokal halten und so die teuren Zugriffe minimieren.
Weitere Themen: Warum geringere Präzision (FP4/FP8) quadratisch weniger Fläche benötigt, wie Pipeline-Register den Takt bestimmen, der Unterschied zwischen Cache und Scratchpad, und weshalb eine GPU im Kern »a bunch of tiny TPUs« ist. Die Erklärungen sind klar, die Parallelen zur Gehirnarchitektur und zu Handelsstrategien (FPGAs) geben